|
|
|
הוסיפו מידע על מעסיק
|
|
מהנדס FPGA
|
|
שאלות מראיונות עבודה לתפקיד
|
|
|
|
|
|
|
Theworker >
חומרה
>
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
פירוט שאלות מראיונות עבודה לתפקיד מהנדס FPGA
40 - 31 מתוך 153
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
12.11.2022
|
|
|
| פרטים לגבי התהליך |
2 ראיונות מקצועיים, אחד פרונטלי אחד בזום |
|
| שאלות מתוך הראיון |
למנות את השערים שאני מכיר,
לבנות רכיב שמבצע חיבור בין 32 ביטים ל32 ביטים, כל פול אדר עובד בזמן t. הזמן הכולל צריך להיות קטן מ16t |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
נובמבר 2022
|
| |
לכל רמה של סיבית שארית לממש 2 יחידות חיבור של 8 ביטים, כל אחת מקבלת שארית 0 או 1. בסוף להוציא את התוצאה עם מוקד.
|
| |
|
| |
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
14.06.2022
|
|
|
| פרטים לגבי התהליך |
אין לי נסיון מתכונן לראיון ראשון |
|
| שאלות מתוך הראיון |
אין לי נסיון מתכונן לראיון ראשון |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת אינטל |
24.05.2022
|
|
|
| פרטים לגבי התהליך |
שאלות רגילות של לספר על עצמך, ספר על אחד הפרויקטים ואז מעבר לחלק המקצועי. |
|
| שאלות מתוך הראיון |
לבנות רכיב שמורכב מ-full adders , שמקבל ככניסה וקטור של 7 סיביות, ומוציא את מספר האחדים שיש בכניסה. (סופר את כמות האחדים שבוקטור הכניסה). |
|
|
|
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על אינטל :
|
|
|
ראיון לתפקיד מהנדס FPGA
בחברת רפאל |
20.02.2022
|
|
|
| פרטים לגבי התהליך |
תפקיד גוניור FPGA , ברפאל במכון דוד |
|
| שאלות מתוך הראיון |
תכנן מערכת המזהה ירידה |
|
| תשובות |
הוסף תשובה
|
לצפיה בתשובות
|
|
|
|
|
| |
אוגוסט 2022
|
| |
לממש גוזר סינכרוני
או בשם אחר "נגזרת"
המימוש הוא ע"י חיבור של שער NOT לכניסה של ה-FF וחיבור של הכניסה והיציאה לשער AND
|
| |
|
| |
|
|
|
|
הוסף מידע על החברה
|
עוד מידע על רפאל :
|
|
|
יש לכם מה להוסיף ?
|
|
|
|
|
|
שכר לתפקיד מהנדס FPGA
